Fabricação de chips: cobre

Em fichas do tamanho das unhas, dezenas de bilhões de transistores precisam ser conectados por fios de metal mil vezes mais finos que um cabelo humano. Quando o processo atinge o nó de 130 nm, as interconexões tradicionais de alumínio não são mais suficientes - e a introdução do cobre (Cu) é como uma "revolução metálica" em nanoescala, dando um salto qualitativo no desempenho do chip e na eficiência energética.

 

1. Por que cobre? -Os três principais dilemas da interconexão de alumínio

O alumínio (Al) dominou o espaço de interconexão por 30 anos antes da IBM introduzir o Copper na fabricação de chips em 1997, mas a era Nano expôs suas falhas fatais:

Característica	Al	Cu	Vantagem melhorando
Resistividade	2,65 μΩ · cm	1,68 μΩ · cm	Diminuir 37%
Resistência à eletromigração	Densidade de corrente de falha<1 MA/cm²	>5 mA/cm²	Melhoria 5x
Coeficiente de expansão térmica	23 ppm/ grau	17 ppm/ grau	Melhor combinar para substratos de silício

Rout do alumínio: no nó de 130 nm, o resistor de fios de alumínio é responsável por 70% do atraso do RC, e a frequência do chip está presa a 1 GHz; Em uma densidade de corrente> 10⁶ A/cm², os átomos de alumínio são "soprados" pelos elétrons e os fios quebram.

0040-09094 Câmara 200mm

Ii.O segredo das interconexões de cobre: o processo duplo de Damasco

O cobre não pôde ser gravado diretamente, e os engenheiros inventaram o processo duplo de Damasco (duplo damascene):

Processo (pegue o nó de 5 nm como exemplo):

1. Camada dielétrica entalhe:

Fotolitografia em material-k-k, gravando ranhuras de arame e vias);

2. Proteção no nível atômico:

deposição de uma camada de barreira de 2 nm de tântalo (TA) (resistência à difusão de cobre); Deposição de 1 nm de rutênio (Ru) Camada de sementes (adesão aprimorada);

3. Revestimento super preenchido:

Energizado em solução de revestimento de cobre (cuso₄ + aditivos) para enchimento de baixo para cima;

4. Polimento mecânico químico:

Polimento em duas etapas: primeiro moendo a camada de cobre e depois polindo a camada de barreira, a ondulação da superfície <0,3 nm.

Iii, O papel central do cobre em chips

1. "Artérias galvânicas" interconectadas globalmente

High-layer thick copper wire (M8-M10 layer): thickness 1-3 μm, transmission clock/power signal (current>10 mA); O grão> 1 μm após o recozimento a 1100 graus.

2. Nanofios interconectados localmente

Fios de cobre de camada baixa (camadas M1-M3): largura da linha de 10 a 20 nm, conectando transistores adjacentes; A tecnologia de cobre encapsulada em cobalto inibe a eletromigração.

0200-27122 6 "pedestal

3. "Elevadores verticais" tridimensionais empilhados

Vias do silicon (TSV): pilares de cobre com um diâmetro de 5 μm e uma profundidade de 100 μm conectam os chips superior e inferior; Projeto de correspondência de expansão térmica para evitar rachaduras no estresse.